Память


Глава 05


E.0. Сегментная организация памяти
E.0.1. Базовые адреса и формирование линейных адресов.
E.0.2. Особенности сегментации памяти в микропроцессоре i8086 (итоги).
E.1. Сегментация памяти в защищенном режиме.
E.1.1. Дескрипторные таблицы.
Глобальная дескрипторная таблица (GDT).
Дескрипторная таблица прерываний (IDT).
Локальная дескрипторная таблица (LDT).
E.1.2. Селекторы.
E.1.3. Формирование линейного адреса.
E.1.4.Формат дескрипторной таблицы.
E.2. Страничная организация памяти. Виртуальная память.
E.2.1. Структура страниц.
E.2.2. Формирование адреса при страниvчном преобразовании.
E.3. Особенности страничной организации памяти в микропроцессоре Motorola MC68030.
E.4. Уровни защиты.
E.4.1. Четырехуровневая система привилегий в микропроцессорах с архитектурой x86.
E.4.2. Передача управления между уровнями привилегий.
E.4.2.1. Подчиненные сегменты кода.
E.4.2.2. Шлюзы вызова.



Начало